## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-010869

(43) Date of publication of application: 16.01.1990

(51)Int.CI.

H01L 27/118

H01L 27/04

H03B 5/32

(21)Application number: 63-162156

(71)Applicant: HITACHI LTD

HITACHI MICRO COMPUT ENG LTD

(22)Date of filing:

29.06.1988

(72)Inventor: SHINTANI YOSHIO


**INAZU MIKIO** 

#### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To improve electrostatic breakdown strength by providing an amplifier composed of a transistor for the output circuit of an input/output circuit cell disposed on a semiconductor pellet and an oscillator formed of a vibrator provided out of the pellet.

CONSTITUTION: Capacitors 15a, 15b are connected in series between pads 4a, 4b connected to the input/output terminals of an oscillation inverter formed on an output circuit element region F and a reference potential G. A resistor R1 and a positive feedback crystal vibrator 5 are connected in parallel between the pads 4a and 4b thereby to form an oscillator. A clock signal oscillated from an oscillator inverter 6 is transmitted from the pad 4b to an inner cell array region A through a protective resistor R of an I/O cell 3b and an inverter 14. According to such a configuration, since the inverter 6 of the amplifier of the oscillator is composed of an output NMOS 9 having a strong structure against an electrostatic breakdown and an output PMOS 10, the electrostatic breakdown strength of the inverter 6 is improved.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

#### 19日本国特許庁(JP)

①特許出願公開

# <sup>®</sup> 公開特許公報(A) 平2-10869

⑤Int. CI. ³

識別記号

庁内整理番号

❸公開 平成2年(1990)1月16日

H 01 L 27/118 27/04 H 03 B 5/32

H 7514-5F J 6832-5J

526-5F H 01 L 21/82

M

審査請求 未請求 請求項の数 3 (全6頁)

図発明の名称 半導体装置

②特 顧 昭63-162156

**20**出 **夏** 昭63(1988)6月29日

⑫発 明 者 新 谷

**養** 夫

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

**加発明者福津** 幹雄

東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアラング株式会社内

東京都小平市上水本町1479番地

⑦出 願 人 株式会社日立製作所 ②出 顧 人 日立マイクロコンピュ

東京都千代田区神田駿河台4丁目6番地

日立マイクロコンピュータエンジニアリング

アリング

株式会社

四代 理 人 弁理士 筒井 大和

明細書

- 発明の名称
   半導体装置
- 2. 特許請求の範囲
  - 1. 半導体ペレットに配置された入出力回路セルの出力回路用トランジスタによって構成された増幅回路部と、前記半導体ペレットの外部に設けられた振動子とからなる発援回路を備えた半導体装置。
  - 2. 前記発援回路の前記増幅回路部をCMOS回路で構成したことを特徴とする請求項 1 記載の半導体装置。
  - 3. マスタスライス方式によって作成されたことを特徴とする請求項[記載の半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置技術に関し、例えば、マスタスライス方式によって作成される半導体装置 で適用して有効な技術に関するものである。

〔従来の技術〕

マスタースライス方式によって作成される半導体装置、例えば、ゲートアレイについては、日経マグロウヒル社発行、「日経マイクロデバイス」1986年9月号P65~P80に記載があり、高機能化するCMOS (Complementary NOS)ゲートアレイについて解説されている。

ところで、第4図に示すように、ゲートアレイの人出力回路(1/O)セル2 0. 2 1 に対応したボンディングパッド (以下、パッドという) 2 2. 2 3 に接続された場合、発展回路の増幅回路部である発展用インに表現回路の増幅回路部である発展が得られるという理由があ、内なもれているというでは、トランジスタと同じ構造、入力により、計電破壊対策などのなされていなが、入力により、計電破壊対策などのなされていなが、入力により、計電破壊対策などのなされていなが、入力により、計電破壊対策などのなされていなが、大力によりに、計電破壊対策などのなされていなが、入力によりによりには、計画を表現している。

また、近年、上記増幅回路部は、消費電力が、 少なくて済むという理由から、CMOS回路で標 成している。

[発明が解決しようとする課題]

ところが、入力回路素子領域のトランジスタを 用いて発援回路の増幅回路部を構成する従来の技 術においては、以下のような問題があることを本 発明者は見出した。

すなわち、増幅回路部である発展用のインパータ回路の入力側には、保護用抵抗が接続されているが、その出力側には、出力インピーダンスを低く抑え、増幅回路部の利得を大きくする必要上、保護用抵抗を接続できず、また、接続しても数十オーム程度の保護用抵抗しか接続できない。

したがって、上記したように、構造上、静電被 壊に対して弱い入力回路素子領域のトランジスタ を用いる従来の技術では、保護用抵抗の接続され でいない発展用のインバータ回路の出力側から静 電気などによる過大電圧(電流)が加わると、これに耐えることができない。例えば、トランジスタは動作不能となる。

また、本発明の他の目的は、発展回路の増幅回路部が、CMOS回路で構成されている場合、そのラッチアップ耐性を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明和書の記載および添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本額において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。

すなわち、半導体ペレットに配置されたI/O セルの出力回路用トランジスタによって構成され た増幅回路配と、半導体ペレットの外部に設けら れた扱動子とからなる発展回路を備えた半導体装 置標準とするものである。

また、発展回路の増福回路部をCMOS回路で 構成した半導体装置構造とするものである。

〔作用〕

上記した手段によれば、発接回路の増幅回路部は、構造上、入力回路用トランジスタよりも許電

また、トランジスタがCMOS構造の場合、さらに、次のような問題がある。

したがって、例えば、発展用のインバータの出力側の電圧が、出力側から入ったノイズや、オーバーシュート、アンダーシュートなどのトリが電流によりVooより高くなると、ラッチアップが生じる。ラッチアップが生じると、配線が溶断し、さらには、この時の熱発生によって、業子、及び半導体ペレットを収納するパッケージが被壊されてまる。

本発明は上記課題に着目してなされたものであり、その目的は、発復回路の増幅回路部の静電破壊耐性を向上させることのできる技術を提供することにある。

破壊に対して強い出力回路用トランジスタを用い て構成するため、その静電破壊耐性が向上する。

また、発振回路の増幅回路部は、消費電力の少なくて済むCMOS回路で構成される上、そのCMOS回路を、構造上、入力回路用トランジスタで構成されたCMOS回路よりも静電破壊、及びラッチアップに対して強い出力回路用MOSトランジスタで構成するため、そのラッチアップ耐性が向上する。

[実施例1]

第1図は本発明の一実施例である半導体装置の 1/0セルを示す平面図、第2図は半導体装置の 1/0セルを用いて構成した発展回路の回路図、 第3図はこの半導体装置の低略平面図である。

本実施例の半導体装置は、CMOSゲートアレイであり、第3回に示す半導体ペレット1は、素子形成層と配接層とからなる。

ペレット1の中央部には、内部セルアレイ領域 Aが設けられている。

内部セルアレイ領域Aには、内部配線領域Bに

よって互いに隔てられた基本セル列 2 が、第 3 図 Y 軸方向に複数段配置されている。

各基本セル列2には、複数の基本セル2aが、 第3図X輪方向に配列されている。各基本セル2 aには、図示しない同一サイズ、同一性能のNチャネルMOSトランジスタと、PチャネルMOS トランジスタとが複数対形成されている。

ユーザが所望する所定の論理回路(図示せず)は、基本セル2aのNチャネルMOSトランジスタ間、及び各基本セル列2の内部に構成された倫理セル間を、配機層に形成された図示しない信号用、電源用配線で結線して構成されている。

内部配線領域Bの外周には、外部配線領域Cが 設けられ、さらに、その外周には、入出力バッフ ァ回路を構成する複数のI/Oセル3が、X、Y 両軸方向に沿って配列されている。

入出力パッファ回路は、例えば内部セルアレイ 領域Aの論理回路と外部信号との整合をとったり、 内部セルアレイ領域Aの素子をノイズ等から保護

入力回路乗子領域Eには、同一サイズ、同一性能の入力回路用NチャネルMOSトランジスタ(以下、入力用NMOSという)?と、入力回路用PチャネルMOSトランジスタ(以下、入力用PMOSという)8とが所定数形成されている。

また、出力回路素子領域下には、同一サイズ、同一性能の出力回路用NチャネルMOSトランジスタ(以下、出力用NMOSという)9と、出力回路用PチャネルMOSトランジスタ(以下、出力用PMOSという)10と、保護用抵抗Rとが形成されている。

出力用NMOS9、出力用PMOS10は、それらのサイズが、入力用NMOS7、入力用PMOS8のサイズよりも大きく、静電破壊に強い構造になっている。さらに、出力用NMOS9と、出力用PMOS10との距離を充分とる等、ラッチアップに対しても強い構造になっている。

出力用NMOSgは、ポリシリコン等からなるゲート電極gai.ga』と、N形不純物を注入・拡散して形成したN・拡散層gn」~gn』とか

したりする回路である。

各「/〇セル3の外周には、所定の大きさのパッド4が、配列されている。各パッド4には、ペレット」を収納するパッケージのリード端子(図示せず)がポンディングワイヤ(図示せず)を介して接続されるようになっている。

パッド 4 a. 4 bには、水晶振動子 5 が接続され、この水晶振動子 5 とパッド 4 a. 4 bに対応する 2 つの 1 / ロセル 3 a. 3 bとによって発復回路が構成されている。

次に、第1回を用いて、「ノロセル3 a の構造、及び「ノロセル3 b に形成された発援回路の増幅 四路部である発援回路用のインバータ回路(以下、 発援用インバータ回路という) 6 について説明する。

なお、「/Oセル3bは、「/Oセル3aと同じ構造になっているので、説明を省略するとと。形に、図も一部、省略する。

I/Oセル3aは、入力回路素子領域Eと、出力回路素子復域Fとから構成されている。

ら構成されている。

出力用PMO.5 1 0 は、ポリシリコン等からなるゲート電極1 0 a .. 1 0 a 。と、P形不純物を注入・拡散して形成した P\* 拡散層 1 0 p 。~ 1 0 p 。 とから構成されている。

本実施例においては、このような出力用NMOS9のゲート電極9a」と出力用PMOS10のゲート電極10a」とが、配線11により結構され、また、出力用NMOS9のNT拡散層9ヵ。と出力用PMOS10のPT拡散層10p。とが、配線12により結構され、CMOS回路による発展用インバータ回路6が構成されている。

また、配線11は、発展用インパータ回路6の 入力用の配線であり、1/〇セル3aの保護用抵 抗Rを介してパッド4aと接続されている。

配譲12は、発展用インパータ回路6の出力用の配線であり、パッド4bと接続され、かつ、I / Oセル3bの保護用抵抗R、配線13を介して I/Oセル3bの入力回路素子領域Eに形成され たインパータ回路14と接続されている。 次に、第2回を用いて発援回路の構成を説明する。

出力回路素子領域下に形成された発展用インパータ回路 6 の入出力増子とそれぞれ接続されたパッド 4 a . 4 b と基準電位 G との間には、それぞれコンデンサ 1 5 a . 1 5 b が直列に接続されている。

そして、パッド 4 a と 4 b との間には、抵抗 R : 、正帰還用の水晶振動子 5 がそれぞれ並列に接続され、発援回路が構成されている。

発展用インパータ回路 6 から発援されるクロック信号は、パッド 4 b から I / ロセル 3 b の保護用抵抗 R、インパータ回路 1 4 を経て内部セルアレイ領域 A へ伝達されるようになっている。

このように本実施例によれば、発展回路の増幅 回路部である発展用インパータ回路 6 が、静電破 壊に対して強い構造を備えた出力用 N M O S g と、 出力用 P M O S 1 0 とで構成されているため、発 摂用インパータ回路 6 の静電破壊耐性が向上する。 また、C M O S 回路で構成された発展用インパ

例えば、前配実施例では、接助子として水晶接動子を用いたが、これに限定されることなく種々変更可能であり、例えば、セラミック援助子などでもよい。

また、前記実施例では、発援用インバータ回路は、PチャネルMOSトランジスタ、NチャネルMOSトランジスタで構成したが、これに限定されず種々変更可能であり、例えば、バイポーラ形トランジスタ等でもよい。この場合は、静電気などの過大電圧(電流)によるバイポーラ形トランジスタの破壊を防ぐことができる。

また、発展用インパータは、出力回路用のトランジスタを使用して構成されていればよく、エ/ 〇セル内の入力回路用、出力回路用トランジスタ の配置の仕方、エ/〇セル内での配線の結果の仕 方などは、前記実施例で説明したものに限定され るものではない。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるゲートアレイに適用した場合について説明したが、こ

ータ回路6は、消費電力が少なくで済む上、構造上、入力回路素子領域Eに形成されたCMOS回路よりラッチアップに対して強い出力回路条子領域FのCMOS回路で構成されているため、そのラッチアップ耐性が向上する。

したがって、信頼性の高いCMOSゲートアレイが提供される。

また、発展用インパータ回路6が、出力用NMOS9、出力用PMOSIOで構成してあるため、 従来の入力用NMOS7と入力用PMOS8とで 構成していた発展用インパータ回路よりも駆動力 を向上させることが可能であり、トランジスタを 複数並列接続にすることにより、従来の発展用イ ンパータ回路よりも高い障被数の発援に使用する ことができる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

れに限定されることなく程々適用可能であり、例 えば、スタンダードセル、1チップ・マイコンに ゲートアレイを搭載した他の半導体装置などに選 用することもできる。

#### (発明の効果)

本職において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下 記の通りである。

すなわち、半導体ペレットに配置された入出力 回路セルの出力回路用トランジスタによって構成 された増幅回路部と、前記半導体ペレットの係部 に設けられた要動子とからなる発復回路を備えた ことにより、出力回路用トランジスタの構造はりも静電機関係 の静電機関性が向上する。

また、CMOS回路で構成された増幅回路部は、 消費電力の少なくで済む上、そのCMOS回路を、 構造上、入力回路用トランジスタで構成されたC MOS回路よりも静電破壊、及びラッチアップに

#### 特開平2-10869 (5)

対して強い出力回路用MOSトランジスタで構成するため、その静電破壊耐性、及びラッチアップ 耐性が向上する。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例である半導体装置の 1/0セルを示す機略平面図、

第2 図は半導体装置の I / O セルを用いて構成された発展回路の回路図、


第3図はこの半導体装置の観略平面図、

第4図は従来のゲートアレイの発板回路の回路図である。

1・・・半導体ペレット、2・・・基本セル列、2 a・・・基本セル、3、3 a、3 b・・・1/
〇(入出力回路)セル、4、4 a、4 b・・・パッド、5・・・水晶接動子、6・・・発展用インバータ回路(増幅回路部)、7・・・入力用NM
OS、8・・・入力用PMOS、9・・・出力用
NMOS(出力回路用トランジスタ)、9 a、9
a 2・・・ゲート電極、9 n、~9 n 2・・・が

用トランジスタ)、10a1、10a2・・・ゲート電極、10p、~10p。・・・P・拡散圏、11・12・13・・・配線、14・・・インバーク回路、15a、15b・・・コンデンサ、G・・・基準電位、R・・・保護用抵抗、R・・・・ 体に抗、A・・・内部セルアレイ領域、B・・・・ 内部配線領域、C・・・外部配線領域、E・・・ 人力回路率子領域、F・・・ 地級用インバータ回路、2 3・・・入力回路案子領域。

代理人 弁理士 筒 井 大 和




1: 羊導体ペレット 3,3a,3b: 入気刀回路セル

5: 水晶摄到子(框對子)

6: 老楼用(冰~9回路(增幅回路部)

9: 幺カ用NMOS(台の回路は)ランジスタ)

10: 出刀用PMOS(出刀回外用トランジンタ)



-389-

第 4 図

